岗位要求：
1、认真数字信号处置惩罚算法相关的FPGA编写与验证 ；
2、认真ADC/DAC ，PLL芯片相关逻辑控制与性能剖析 ；
3、认真高速数字逻辑的FPGA编程与验证 ；
4、认真FPGA选型 ，指导电路设计工程师举行FPGA相关电路的设计 ；
5、加入产品级的系统验证和设计整改 ；
6、项目相关文档撰写和维护 。
任职资格：
1、盘算机手艺、电子信息类、生物医学工程等相关专业本科以上学历 ，硕士优先 ；
2、2年以上FPGA设计开发履历 ，具有软件无线电和高速数字逻辑相关的设计履历 ，熟悉FIR、CIC等数字信号处置惩罚算法的理论和实现要领 ，相识PCIE、Jesd204B等高速接口协议更佳 ；?
3、熟练掌握VHDL或者Verilog语言 ，优良的RTL代码气概 。掌握高速数字逻辑的时序剖析要领 ；
4、熟悉XILINX或ALTERA FPGA内部结构 ，熟悉相关开发工具(Vivado 、QuartusII、ModelSim等)和流程 ；
5、具有一定的系统验证和调试履历 ，能够凭证设计目确实定仿真验证计划和调试测试点 ；
6、具备优异的团队相助和相同能力 ，有强烈的探索精神 ，善于学习、事情认真认真、对设计的产品质量字斟句酌 ，对效果认真 。做事起劲自动 ，在项目的时间治理和设计危害控制方面有一定的履历 ；
7、做事方法规范 ，在设计历程具有规范撰写流程相关文档和设计纪录文档的优异习惯 ，能够规范治理设计的工程代码版本 。